在我們學(xué)習(xí)嵌入式開發(fā)的過程中，PCB布線是必不可少的。好的布線方式，輕則看著美觀、布局合理，重則可以節(jié)約生產(chǎn)成本，達(dá)到良好的電路性能和散熱性能，使元器件的性能達(dá)到最優(yōu)。今天梳理了PCB設(shè)計(jì)中常見的布線方式，希望大家看后學(xué)習(xí)嵌入式開發(fā)能有所收獲。
時(shí)鐘的布線：時(shí)鐘線是對EMC影響最大的因素之一。在時(shí)鐘線上應(yīng)少打過孔，盡量避免和其它信號線并行走線，且應(yīng)遠(yuǎn)離一般信號線，避免對信號線的干擾。同時(shí)應(yīng)避開板上的電源部分，以防止電源和時(shí)鐘互相干擾。如果板上有專門的時(shí)鐘發(fā)生芯片，其下方不可走線，應(yīng)在其下方鋪銅，必要時(shí)還可以對其專門割地。對于很多芯片都有參考的晶體振蕩器，這些晶振下方也不應(yīng)走線，要鋪銅隔離。
走線角度：直角走線一般是PCB布線中要求盡量避免的情況，也幾乎成為衡量布線好壞的標(biāo)準(zhǔn)之一，那么直角走線究竟會對信號傳輸產(chǎn)生多大的影響呢？從原理上說，直角走線會使傳輸線的線寬發(fā)生變化，造成阻抗的不連續(xù)。其實(shí)不管是直角走線，頓角，還是銳角走線，都可能會造成阻抗變化的情況。直角走線的對信號的影響就是主要體現(xiàn)在三個(gè)方面：一是拐角可以等效為傳輸線上的容性負(fù)載，減緩上升時(shí)間；二是阻抗不連續(xù)會造成信號的反射；三是直角尖端產(chǎn)生的EMI。
差分走線：差分信號和普通的單端信號走線相比，最明顯的優(yōu)勢體現(xiàn)在以下三個(gè)方面：
抗干擾能力強(qiáng)，因?yàn)閮筛罘肿呔�之間的耦合很好，當(dāng)外界存在噪聲干擾時(shí)，幾乎是同時(shí)被耦合到兩條線上，而接收端關(guān)心的只是兩信號的差值，所以外界的共模噪聲可以被完全抵消。
能有效抑制EMI，同樣的道理，由于兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。
時(shí)序定位精確，由于差分信號的開關(guān)變化是位于兩個(gè)信號的交點(diǎn)，而不像普通單端信號依靠高低兩個(gè)閾值電壓判斷，因而受工藝，溫度的影響小，能降低時(shí)序上的誤差，同時(shí)也更適合于低幅度信號的電路。
蛇形線：蛇形線是Layout中經(jīng)常使用的一類走線方式。其主要目的就是為了調(diào)節(jié)延時(shí)，滿足系統(tǒng)時(shí)序設(shè)計(jì)要求。設(shè)計(jì)者首先要有這樣的認(rèn)識：蛇形線會破壞信號質(zhì)量，改變傳輸延時(shí)，布線時(shí)要盡量避免使用。但實(shí)際設(shè)計(jì)中，為了保證信號有足夠的保持時(shí)間，或者減小同組信號之間的時(shí)間偏移，往往不得不故意進(jìn)行繞線。
當(dāng)我們設(shè)計(jì)成對出現(xiàn)的差分信號線時(shí)，一般是平行走線，盡量少打過孔。當(dāng)必須打孔時(shí)，應(yīng)兩線一同打孔，以做到阻抗匹配。相同屬性的一組總線，應(yīng)盡量并排走線，做到盡量等長，從貼片焊盤引出的過孔盡量離焊盤遠(yuǎn)些。總之，學(xué)習(xí)嵌入式開發(fā)PCB布線，在我們掌握一些規(guī)則的同時(shí)，更重要的是能夠多動(dòng)手設(shè)計(jì)，用數(shù)據(jù)測算出最佳結(jié)果。 注：尊重原創(chuàng)文章,轉(zhuǎn)載請注明出處和鏈接 http://elsolbar.com/news-id-24077.html 違者必究！部分文章來源于網(wǎng)絡(luò)由培訓(xùn)無憂網(wǎng)編輯部人員整理發(fā)布,內(nèi)容真實(shí)性請自行核實(shí)或聯(lián)系我們，了解更多相關(guān)資訊請關(guān)注嵌入式開發(fā)頻道查看更多，了解相關(guān)專業(yè)課程信息您可在線咨詢也可免費(fèi)申請?jiān)囌n。關(guān)注官方微信了解更多：150 3333 6050
